在很早以前，PCIe便成为了服务器总线的主流解决方案。
随着大数据、人工智能、云计算等领域的发展，服务器内的高速硬件数据交互需求变得愈发紧迫，迫使PCIe标准在近些年实现了跨越式发展，在PCIe 5.0还未走进我们生活时PCIe 7.0都已在制定之中。今天，就让我们聊一聊PCIe那些事儿。
PCIe总线是什么
在PC领域，CPU想与包括硬盘在内的硬件“交流”，需要借助一条名为“I/O总线”的通道。
历史上，第一代I/O总线通常是指ISA、EISA、VESA和Micro Platforms；第二代I/O总线则包含PCI、PCI-X和AGP。
2001年，英特尔在IDF大会上首次提出了第三代I/O总线3GIO的概念（直到2003年才正式商业化），后经PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为PCI-Express（Peripheral Component Interconnect Expres），拥有PCIe和PCI-E两种缩写名称。
简单来说，PCI-Express（下文简称PCIe）是一种高速串行计算机扩展总线标准，具备高速串行、点对点双通道、高带宽传输、抗干扰能力强、传输距离远、功耗低、（新标准）向下兼容（老标准，需匹配的驱动配合）等优点，自诞生之后便参与到连接显卡、固态硬盘以及采集卡和无线网卡等外设的任务中。
通过PCIe连接的外设能获得多少速度，取决于该PCIe链路由多少条通道（Lane）构成。
在消费级市场，PCIe链路可以支持1、2、4、8、12、16个通道，即×1、×2、×4、×8、×12、×16的PCIe链路。
初代PCIe 1.0能在一条通道 (×1) 上实现单向2.5GT/s（约250MB/s，详细计算方法请见下文）的总吞吐量，在×16通道下的双向总理论吞吐量为8GB/s。
到了最新的PCIe 7.0，其在×1通道上单向吞吐量就高达128GT/s（16GB/s），在×16通道下的双向总理论吞吐量将达到惊人的512GB/s，较之初代提升了整整64倍，如果和更早的133MB/s总线相比更是增长了480倍！
吞吐量的计算方式
按照PCI-SIG组织的最初设想，PCIe标准每更新一次，传输速率就会翻倍一次。
不过，由于编码方式和有效数量出现了变化，所以历代PCIe标准在计算每一条Lane支持的吞吐量时会出现细微的变化。
比如，PCIe 1.0和2.0编码的有效数据是8b/10b方案，即每传输8个bit，需要发送10个bit。以PCIe 1.0为例，2.5GT/s的传输速率意味着每一条通道上支持每秒钟内传输2.5G个bit，因此其每一条Lane支持的吞吐量就是2.5GT/s × 8 ÷ 10 ＝2000Gbps，再用2000Gbps ÷ 8就能将bit转换为Byte，也就是说PCIe 1.0×1的单向吞吐量为250MB/s，双向为500MB/s。
从PCIe 3.0开始编码的有效数据变成了128b/130b方案，也就是每传输128个bit，需要发送130个bit。
因此，PCIe 3.0每一条Lane所支持的单向吞吐量就是8GT/s × 128 ÷ 130 = 7877Gbps ÷ 8 = 984.6MB/s，双向为1.97GB/s，不再是整数。
不过，包括PCI-SIG组织在内，为了便于用户记忆在宣传历代PCIe速度时都习惯采用近似值，也就是984.6MB/s ≈ 1GB/s、3938MB/s ≈ 4GB/s等等。
从PCI6.0开始，其编码的有效数据再度变成了1b/1b方案，其原始的传输速率为64GT/s，每一条Lane所支持的单向吞吐量就变成了64GT/s ÷ 8 = 8GB/s，计算起来更容易。
PCIe通道的应用
一款PC的连接能力，或者说扩展潜力的强弱，在很大程度上就取决于它内置了多少条PCIe通道。
笔记本的扩展能力之所以比不过台式机，除了它的小身板无法容纳更多接口和插槽以外，同期移动处理器内置的PCIe通道数量也没有桌面处理器内置的多。
比如，第11代桌面酷睿i9-11900K的CPU内部就集成了多达20条CPU PCIe 4.0通道，作为对比，第11代移动酷睿H45（如i7-11800H）仅内置4条CPU PCIe 4.0通道。
到了第12代移动酷睿（如i7-12700H）才增加到16条CPU PCIe 4.0通道，其中8条用于搭配独立显卡，其余8条则可分给2块PCIe 4.0×4的SSD。如果还嫌不够，处理器的PCH（芯片组）中还有12条PCH PCIe 3.0通道可以分配给SSD、其他高速接口或外设。
第12代移动酷睿HX系列（如i7-12850HX）值得引起我们的重点关注，它首次在CPU内原生支持16条CPU PCIe 5.0通道以及4条CPU PCIe 4.0通道，与其搭配的PCH芯片组还能提供额外的16条PCH PCIe 4.0和12条PCH PCIe 3.0通道，可以打造出不逊于台式机扩展潜力的笔记本产品。
酷睿HX平台可以让游戏本安装更多硬盘，提供更丰富接口
之所以要将CPU PCI和PCH PCI通道分得如此清楚，主要是因为它们之间的工作方式存在差异。
其中，CPU PCIe 通道直接与CPU连接，中间无需任何中转，耗损更少。
PCH PCI通道则是通过主板（或与CPU整合封装）的芯片组，经由DMI (Direct Media Interface) 链路连接到CPU。问题来了，PCH通常还管理着主板上的诸多功能，例如USB器件、Wi-Fi、以太网网卡以及板载声卡等。由于CPU和芯片组之间的链路总带宽有限，如果我们接驳了多个存储外设并使用其他资源，就有可能使链路达到饱和状态进而导致性能（速度）上的下降。
换句话说，通过连接到CPU的PCIe通道，数据无需再绕远经由芯片组传输，有助于进一步降低延迟。因此，大家未来在挑选处理器平台时，可以优先考虑CPU PCI通道更多的产品。
那么，在CPU PCI通道一定时如何提升连接能力？
答案自然是提升每个通道的性能了，1个PCIe 4.0通道就相当于过去的2个PCIe 3.0通道，未来1个PCIe 7.0通道就相当于PCIe 4.0×8，足以供当下的顶级独显（如RTX 3080 Ti）满血运行。
考虑到PCIe标准具备向下兼容的特性，在价格没有太大起伏的情况下，追求支持更新PCIe标准的硬件平台准没错。
从PCIe 5.0到PCIe 7.0
PCIe 4.0大家应该已经非常熟悉了，采用该标准的SSD和显卡也已经普及，所以我们本文主要还是多关注一下PCIe 5.0及后续标准的特性。
蓄势待发中：PCIe 5.0
PCI-SIG组织早在2019年5月便公布了PCIe 5.0规范的1.0版本，只是首批支持该技术的消费级产品直到今天也鲜有量产上市。
简单来说，PCIe 5.0继续兼容PCIe 4.0及之前的规范，沿用了128b/130b编码方式、目标比特误码率（BER）、信令和加扰方案等，只是更改了EIEOS和数据比特率定义等，通过改变电气设计改善信号完整性和机械性能，减少延迟，降低了长距离传输的信号衰减。
PCIe 5.0最大的变化，还是实现了速度上的翻倍，×1通道下的双向吞吐量就达到了8GB/s左右，满血×16通道时的双向带宽更是从PCIe 4.0的64GB/s提升到了128GB/s，已经远远超过了当前最强SSD和显卡对于带宽的需求上限，可让PC外设以更少的通道消耗就能实现同样的带宽，有利于降低硬件成本。
实际上，从PCIe 5.0开始，其面向的就不单单是传统的PC市场了，而是盯上了数据中心、高性能计算、边缘计算、机器学习、人工智能和5G网络等场景对带宽日益增长的迫切需求——早在2019年，英特尔就联合一众厂商共同成立了针对数据中心、高性能计算和AI等领域的CXL联盟（Compute EXpress Link），作为一种开放性的互联协议，CXL能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性。
随着英特尔第13代酷睿和AMD Zen 4处理器平台的发布，基于PCIe 5.0的消费级SSD和显卡就能与我们正式见面了。
变化超级大：PCIe 6.0
2022年1月，PCI-SIG组织正式发布了PCIe 6.0规范的1.0版本，毫不夸张的说，PCIe 6.0是PCIe诞生20多年来变化最大的一次，值得我们投入更多期待。
简单来说，PCIe 6.0不再沿用过去的NRZ编码方式，而是改用全新的PAM4脉冲调幅信令，它使用4个信号电平，而不是传统的0/1两个电平，单个信号就能有四种编码（00/01/10/11）状态，这使得PAM4可以携带两倍于NRZ信令的数据，结合1b/1b的编码方案，效率提升1倍。
PCIe 6.0还引入了低延迟前向纠错（FEC）和循环冗余校验（CRC）方案，有助缓和PAM4信令相关的误码率增长，以改进带宽效率和可靠性。此外，PCIe 6.0还支持FLIT模式，可显著提高带宽效率，并在保持向下兼容的基础上，最终将×16通道下的双向带宽提升到了256GB/s。
需要注意的是，在PCIe 5.0还没看到普及曙光的今天，PCIe 6.0更像是前瞻性技术，业内预估需要等到2023年中后期才能看到PCIe 6.0设备的早期示例（而且还并非消费领域）。哪怕是硬件制造商，如今也仍在研究如何将PCIe 6.0规范转化为实际产品的问题。
普及路漫长：PCIe 7.0
2022年6月，PCI-SIG组织宣布新一代的PCIe 7.0标准目前正在开发中，计划在2025年正式发布。新标准具备如下目标功能：
· 数据传输速率提高到64GT/s，16通道可以提供高达512GB/s的最大双向带宽。
· 利用四级脉冲幅度调制（PAM4）信令。
· 关注渠道参数和覆盖范围。
· 继续以实现低延迟和高可靠性为目标。
· 提高电源效率。
· 保持与以往PCIe技术的兼容性，支持与数以万计现有产品的连接。
高达512GB/s的最大双向带宽，意味着PCIe 7.0可满足对可靠、高速、低延迟I/O互连的需求，路线图涵盖了数据密集型应用和市场，包括800Gig以太网、人工智能（AI）和机器学习（ML）、高性能计算（HPC）、量子计算、超大规模数据中心和云端应用等。
小结
在PCIe 5.0还没有驶入普及车道时，过早地讨论PCIe 7.0并没有什么实际意义，毕竟作为消费类PC上资源最密集的PCIe设备——独立显卡，也才刚刚突破PCIe 3.0的最大带宽。在未来的很长一段时间里，PCIe 4.0依旧是市场主流，待PCIe 5.0走入正轨之后，再让我们深入探讨下一代PCIe规范的意义吧。
版权声明：
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。
如若内容造成侵权、违法违规、事实不符，请将相关资料发送至xkadmin@xkablog.com进行投诉反馈，一经查实，立即处理！
转载请注明出处，原文链接：https://www.xkablog.com/qdvuejs/57912.html