思维导图
文字版
锁存器
逻辑符号
基本SR锁存器
由两个与非门输出交叉反馈而组成
状态方程
·
状态转换图
·
门控SR锁存器
门控SR锁存器是在基本SR锁存器的改进:加了一级输入与非门,由允许使能控制信号EN进行控制。EN=1时,锁存器才能允许接受数据输入信号
先决条件：数据信号S,R先到,使能控制信号EN后到
门控D锁存器
与SR类似,其不同在于只有一个数据输入端D。工作原理:当数据输入D=1且使能控制EN=1,锁存器置"1";当D=0且EN=1时,锁存器置“0”
先决条件：数据信号D先到，使能控制信号EN后到
触发器
三种形式的触发器逻辑符号,时钟端C处不带小圆圈:表示时钟信号为正脉冲;带小圆圈:表示时钟信号为负脉冲。小三角符号:是将时钟信号转换成窄脉冲,使触发器按边沿方式工作。
SR触发器
SR触发器是它是构成D触发器和JK触发器的基础。数据输入端S和R称为同步输入。S:Set置1，R: Reset置0
SR触发器与门控SR锁存器不同：它有一个窄脉冲转换器。其功能是对应时钟脉冲的上升沿而产生一个持续时间很短的窄脉冲,称尖锋脉冲。
D触发器
D触发器以SR触发器为基础,区别在于：增加了一个非门，变为单输入端
S和R不会同时为高,避免了SR触发器不稳定问题。
JK触发器
JK触发器功能同SR触发器类似，也是双输入，JK触发器主要改进：解决SR触发器不稳定问题。
数据在时钟有效边沿之前的提前到达，当有效边沿之后，完成相应操作。
JK都为1时的情况：窄脉冲使JK触发器状态反转。当J＝１，K＝１时，对每一个连续的时钟脉冲，触发器可改变成相反状态或计数状态，称为交替操作。
状态方程
计数器
计数器的功能是记忆脉冲的个数，它是数字系统中应用最广泛的基本时序逻辑构件。计数器是一个模数系统。构成计数器的核心元件是触发器.
同步计数器
所有触发器的时钟都与同一个时钟源连在一起，每一个触发器的状态变化都与时钟脉冲同步，可以由计数方式的触发器构成或者移位寄存器构成。
同步计数器分析
· 根据已知的逻辑电路，写出激励方程和输出方程
· 由激励方程和触发器特性方程写出电路的状态方程
· 作出状态转移表和状态图
· 进一步分析其逻辑功能
同步计数器设计
· 根据电路的逻辑功能作出状态图，由状态图列出状态转换表
· 由状态转换表并根据触发器特性方程写出激励方程和输出方程
· 画出逻辑电路图
异步计数器
各触发器的时钟不是来自同一个时钟源。状态变化时，有的触发器与时钟同步，有的则滞后一些时间。异步计数器按串行方式工作，触发器的状态变化有点象多米诺骨牌。
异步计数器翻转时间
· 从时钟有效沿开始到该级触发器翻转结束，有一个翻转时间tp。n级触发器组成的异步计数器则有2^n*tp
异步计数器分析
· 异步计数器的分析方法基本上与同步计数器相同，但是要把时钟信号作为输入信号来处理。
· 将时钟信号引入触发器的状态方程，第一项表示CP有效（CP=1）时触发器按JK或D触发器规律变化，第二项表示CP无效（CP=0）时触发器维持原状态。
• JK触发器
• D触发器
· 确定各级触发器时钟信号的表达式
•
•
· 从第一级开始写时钟表达式和触发器状态方程，直到最后一级。然后做状态转移表和状态图，其过程与同步计数器相同。
异步计数器设计
寄存器
由若干个正沿D触发器构成的一次能存储多位二进制代码的时序逻辑电路
移位寄存器
在时钟信号控制下，将所寄存的数据向左或向右移位的寄存器称为移位寄存器。
分类：按方向、串并行左、右、是否循环、串行、并行的7类组合。
特点
包含锁存器或触发器
它的输出往往反馈到输入端,与输入变量一起决定电路的输出状态。
任意时刻输出不仅取决于该时刻输入变量的状态,而且还与原来的状态有关,即历史状态相关性
时序逻辑电路具有记忆功能
到此这篇sigmoid和tanh函数图（sigmoid函数图像）的文章就介绍到这了,更多相关内容请继续浏览下面的相关推荐文章，希望大家都能在编程的领域有一番成就！
版权声明：
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。
如若内容造成侵权、违法违规、事实不符，请将相关资料发送至xkadmin@xkablog.com进行投诉反馈，一经查实，立即处理！
转载请注明出处，原文链接：https://www.xkablog.com/haskellbc/46564.html