ad9854输出的正弦波幅值范围（ad9833输出的电压幅值）

项目I/O功能AGNDP模拟地BST_AP高压自举电源 (BST)，需要外接 OUT_A 电容BST_BP高电平自举电源 (BST)，需要外部电容连接至 OUT_BGND_AP半桥 A 的电源接地GND__BP半桥 B 的电源接地GND_CP半桥 C 的电源接地GVDD_AP栅极驱动电压电源GVDD_BP栅极驱动电压电源GVDD__CP栅极驱动电压电源M1I运行模式选择M2I保留模式选择引脚。建议连接 AGNDM3I保留模式选择引脚。建议连接 VREGNC无连接OC_ADJO模拟过流编程引脚，需要与 AGND 连接的电阻器OTWO过温警告信号，漏极开路，低电平有效。输出端有一个到 VREG（3.3 V）的内部上拉电阻。通过为 5 V 电压添加外部上拉电阻，可获得符合 5 V 逻辑的电平。OUT_AO半桥A输出OUT_BO半桥B输出OUT_CO半桥C输出PVDD_AP半桥 A 的电源输入，需要与地紧密去耦的电容器PVDD_BP半桥 B的电源输入，需要与地紧密去耦的电容器PVDD_CP半桥 C 的电源输入，需要与地紧密去耦的电容器PWM_AI半桥A输入信号PWM_BI半桥B输入信号PWM_CI半桥C输入信号RESET_AI半桥 A 的复位信号，低电平有效RESET_BI半桥 B 的复位信号，低电平有效RESET_CI半桥 C 的复位信号，低电平有效FAULTO故障信号，开漏，低电平有效。输出端有一个到 VREG（3.3 V）的内部上拉电阻。通过为 5 V 电压添加外部上拉电阻，可获得符合 5 V 逻辑的电平VDDP数字电压调节器的电源，需要接地电容来去耦VREGP数字稳压器电源滤波器引脚，需要 0.1-μF 电容连接至 AGNDTHERMAL PADT将 DRV8312DDW 封装底部裸露的散热垫焊接到 PCB 上的焊盘上。通过通孔将着陆垫连接到大型接地板上，以实现更好的散热效果HEAT SLUGT将带有散热接口的散热片安装到 DRV8332DKD 封装顶部的散热片上，以提高散热效果

1、overview

DRV83x2 器件有三个大电流半 H 桥输出，由六个输入 PWM_x 和 RESET_x 控制。 RESET_A 为低电平时，OUT_A 变为高阻抗，允许电流流过高压侧和低压侧 FET 的内部体二极管。当 RESET_A 为高电平且 PWM_A 为低电平时，OUT_A 被驱动为低电平，其低端 FET 被启用。当 RESET_A 为高电平且 PWM_A 为高电平时，OUT_A 将在其高压侧 FET 启用的情况下被驱动为高电平。 B 和 C 也是如此。

2、功能框图

在这里插入图片描述

3、功能描述

1、错误报告

2、器件保护

DRV83x2 包含精心设计的高级保护电路，不仅便于系统集成和使用，还能保护器件不会因短路、过流、过热和欠压等各种故障条件而发生永久性故障。 DRV83x2 在发生故障时会立即将半桥输出设置为高阻抗 (Hi-Z) 状态，并将 FAULT 引脚置低。在过流或过热以外的情况下，当故障条件消除或栅极电源电压升高时，器件会自动恢复。为获得尽可能高的可靠性，在从过流关断 (OCSD) 或 OTSD 故障中恢复时，应在关断后 1 秒内从外部复位器件。

3、自举电容欠压保护

4、过流保护

5、过温保护

DRV83x2 具有两级温度保护系统，当器件结温超过 125°C（标称值）时，系统会发出低电平有效警告信号（OTW）；当器件结温超过 150°C（标称值）时，器件会进入热关断状态，从而将所有半桥输出设置为高阻抗（Hi-Z）状态，并将 FAULT 设为低电平。在这种情况下，OTSD 被锁存，必须将 RESET_B 和 RESET_C 置低才能清除锁存。

6、欠压保护 (UVP) 和上电复位 (POR)

DRV83x2 的 UVP 和 POR 电路可在任何上电/掉电和掉电情况下全面保护器件。上电时，当 GVDD_X 和 VDD 电源电压达到 9.8 V（典型值）时，POR 电路会复位过流电路，并确保所有电路完全正常工作。虽然 GVDD_X 和 VDD 是独立监控的，但如果任何 VDD 或 GVDD_X 引脚上的电源电压降至 UVP 门限以下，所有半桥输出将立即设置为高阻抗 (Hi-Z) 状态，并将 FAULT 设为低电平。当自举电容器上的所有电源电压都上升到 UVP 门限以上时，器件会自动恢复运行。

7、器件重启

1、VREG

VREG 引脚用于内部逻辑，不得用作外部电路的电压源。 VREG 引脚上的电容应连接至 AGND。

2、VDD

VDD 引脚中的瞬态电流可能大大高于通过 VDD 引脚的平均电流。因此，应使用通向 GVDD 的低电阻路径。应在 VDD 引脚上放置一个 22µF 至 47µF 的电容器，与 100nF 至 1µF 的去耦电容器并排，以便在瞬态期间提供恒定电压。

3、OTW

OTW 报告表明器件接近高结温。该信号可与 MCU 配合使用，在 OTW 低电平时降低系统功率，以防止 OT 在较高温度下关断。 3.3V 逻辑无需外部上拉电阻或 3.3V 电源。 OTW 引脚有一个连接到内部 3.3V 的内部上拉电阻，以减少外部元件数量。对于 5V 逻辑，则需要一个连接至 5V 的外部上拉电阻。

4、FAULT

故障引脚可报告导致设备关机的任何故障情况。 3.3V 逻辑无需外部上拉电阻或 3.3V 电源。故障引脚有一个连接到内部 3.3V 的内部上拉电阻，以减少外部元件数量。对于 5V 逻辑，需要一个外部上拉电阻连接至 5V。

5、OC_ADJ

为了精确控制过流保护，OC_ADJ 引脚必须通过一个 OC 调节电阻器连接到 AGND。

6、 PWM_X 和 RESET_X

建议在不使用这些引脚时将其连接到 AGND 或 GND，这些引脚仅支持 3.3V 逻辑。

7、M123

模式选择引脚（M1、M2 和 M3）应连接至 VREG（逻辑高电平）或 AGND（逻辑低电平）。如果 AGND 和 GND 之间使用 1Ω 电阻，则不建议将模式引脚连接到电路板接地。

到此这篇ad9854输出的正弦波幅值范围（ad9833输出的电压幅值）的文章就介绍到这了,更多相关内容请继续浏览下面的相关推荐文章，希望大家都能在编程的领域有一番成就！

上一篇：中国阶级分层图2020（中国阶级分层地图）

下一篇： jflash命令行（jflash 命令行）

版权声明：
本文来自互联网用户投稿，该文观点仅代表作者本人，不代表本站立场。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。
如若内容造成侵权、违法违规、事实不符，请将相关资料发送至xkadmin@xkablog.com进行投诉反馈，一经查实，立即处理！

转载请注明出处，原文链接：https://www.xkablog.com/bcyy/52496.html